미국 연구진은 1 나노미터 이하의 층을 가진 2차원 나노결정을 제조할 수 있는 새로운 기술을 개발했다. 이런 2차원 나노결정은 오늘날의 트랜지스터를 대체할 수 있기 때문에 차세대 컴퓨터와 전자장치에 매우 유용하게 적용될 수 있을 것이다.

적층식 구조는 이황화 몰리브덴(molybdenum disulfide)이라고 불리는 재료로 만들어졌는데, 이것은 현재 사용되고 있는 상보성 금속 산화물 반도체(CMOS)를 대체할 수 있는 유망한 후보자이다.

이 새로운 기술들은 더 작은 트랜지스터를 만들 수 있도록 컴퓨터의 성능을 향상시키는데 필요할 것이다. 그러나 이것은 기존의 실리콘 기반의 반도체로 만들어진 전자 장치가 점점 더 소형화되는 것을 어렵게 한다. 이것은 실리콘 기반의 CMOS 기술이 곧 근본적인 한계에 도달할 것이라는 것을 의미한다. 따라서 더 소형화시키기 위해서는 새로운 재료가 필요하다. 이번 연구진은 실리콘이 다른 단일 재료로 대체될 수 있다고 생각하지는 않고, 서로 다른 재료들을 이용한 하이브리드 기술이 이것을 가능하게 할 것이라고 기대한다.

나노결정은 2차원이기 때문에 0.7 나노미터의 두께 또는 대략 3 또는 4 원자의 폭을 가진 지극히 얇은 시트로 존재할 수 있다. 이 연구결과는 총 8~12의 나노미터 두께를 가진 약 15 층의 시트를 형성할 때 최고의 성능을 가진다는 것을 증명했다. 또한 연구진은 이런 실험 결과를 설명하기 위한 모델을 개발했다.

이 연구결과는 저널 Rapid Research Letters에 게재되었다. 이 모델은 일반적인 것이기 때문에 모든 2 차원 적층형 시스템에 적용될 수 있을 것이라고 믿어진다. 이황화 몰리브덴은 온/오프를 전환할 수 있는 밴드갭을 가지고 있기 때문에 매우 유망하다. 이것은 2진 부호로 정보를 저장하는 디지털 트랜지스터에 특히 중요하게 적용될 수 있을 것이다.

재료를 분석하거나 재료를 회로 속에 집적시키기 위해서는 금속 접촉이 필요하다. 그러나 반도체의 전기적 성질을 측정할 수 있는 능력을 제한하는 한 가지 요인은 접촉에서의 전기 저항이다. 이번 연구진은 스칸듐(scandium)이라고 불리는 금속을 사용해서 접촉 저항을 없앴는데, 이것은 적층형 장치의 전기적 성질을 측정할 수 있게 한다. 이 연구결과는 저널 Nano Lettersp에 게재되었다.

트랜지스터는 게이트라고 불리는 중요한 구성요소를 가지고 있는데, 이것은 전류의 흐름을 이끌거나 장치의 온/오프를 전환시킬 수 있게 한다. 오늘날의 칩에서, 이런 게이트의 길이는 약 14나노미터이다. 이번 연구진은 실험적 관찰결과를 설명하기 위해서 토마스-페르미 전하 차폐(Thomas?Fermi charge screening) 및 층간 결합을 기반으로 하는 이론적 모델을 제시했다.

반도체 산업은 2020년까지 게이트 길이를 6나노미터까지 줄일 계획을 가지고 있다. 그러나 추가적인 크기 감소와 속도의 향상은 실리콘으로 가능하지 않는 것처럼 보이는데, 이것은 새로운 디자인과 재료로 더 이상의 향상을 이끌 필요가 있다는 것을 의미한다.

이 연구결과는 Rapid Research Letters에 “Screening and interlayer coupling in multilayer MoS2” 이라는 제목으로 게재되었다(DOI: 10.1002/pssr.201307015).